OPA2810 双通道、高性能、低功耗、宽电源范围、轨至轨输入/输出 FET 输入运算放大器


1 特性

- 高速：70MHz 增益带宽积
  120MHz 小信号带宽
- 高压摆率：180V/μs
- 宽电源电压范围：4.75V 至 27V
- 低噪声：
  - 输入电压噪声：5.7nV/√Hz (f = 100kHz)
  - 输入电流噪声：0.7fA/√Hz (f = 100kHz)
- 轨至轨 FET 输入：
  - 低输入偏置电流：2pA
- 轨至轨输出：
  - 高线性输出电流：50mA
- 低输入失调电压：±500μV（最大值）
- 低失调漂移：±2μV/°C（典型值）
- 低失真：$2V_{PP}$、1MHz 时为 –95/–95dBc HD2/3
- 高共模抑制比 (CMRR)：100dB
- 低功耗：3.65mA/通道
- 小型封装：8 引脚 SOT-23 和 VSSOP
- 扩展工作温度范围：
  –40°C 至 +125°C

2 应用

- 宽带光电二极管放大器
- 高阻态前端
- 阻抗测量
- 有源滤波器
- 功率分析仪
- 电平位移和缓冲
- 光电驱动器

小信号频率响应与增益间的关系



3 说明

OPA2810 是一个双通道、FET 输入、电压反馈运算放大器，具有极低的输入偏置电流。OPA2810 具有单位增益稳定性和 120MHz 的小信号单位增益带宽，并以非常低的静态功耗提供出色的直流精度和动态交流性能。OPA2810 采用德州仪器 (TI) 专有的高速 SiGe BiCMOS 工艺制造，在类似的静态功耗级别下与同等的 FET 输入放大器相比，性能得到显著提高。OPA2810 具有 70MHz 的增益带宽积 (GBWP)、极高的压摆率 (180V/μs) 和极低的噪声 (5.7nV/√Hz)，非常适合广泛的数据采集和信号处理 应用。在达到这些基准性能水平的同时，消耗的典型静态电流 (I_Q) 为 3.65mA/通道。

OPA2810 具有 4.75V 至 27V 的宽额定电源电压范围，并 具有 轨至轨输入和输出。OPA2810 器件的宽电源电压范围和出色的动态性能使其非常适合广泛的应用，如宽带光电二极管跨导放大器、测试和测量前端缓冲器、有源滤波器、阻抗测量系统、功率分析仪以及通用的增益和电平位移级。OPA2810 放大器能够提供 50mA 的线性输出电流，因此适用于驱动光电组件和将 DAC 输出缓冲到重负载中。

OPA2810 采用 8 引脚的 SOT23-8 和 VSSOP-8 封装，能够在 –40°C 至 +125°C 的额定扩展工业温度范围内工作。

器件信息(1)

器件型号	封装	封装尺寸（标称值）
OPA2810	SOT-23 (8)	2.90mm × 1.60mm
	VSSOP (8)	3.00mm × 3.00mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。

ADVANCE INFORMATION

An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications, intellectual property matters and other important disclaimers. ADVANCE INFORMATION for pre-production products; subject to change without notice.

目录

1 特性 1
2 应用 1
3 说明 1
4 修订历史记录 2
5 引脚配置和功能 3
6 规格 4
6.1 绝对最大额定值 4
6.2 ESD 额定值 4
6.3 建议的工作条件 4
6.4 热性能信息 4
6.5 电气特性：±5V 5
6.6 电气特性：±12V 8
6.7 电气特性：5V 11
7 详细 说明 14
7.1 概述 14
7.2 功能框图 14
7.3 特性 说明 15
7.4 器件功能模式 15
8 应用和实现 17
8.1 应用信息 17
8.2 典型应用 19
9 电源建议 20
10 布局 21
10.1 布局指南 21
10.2 布局示例 22
10.3 散热注意事项 22
11 器件和文档支持 23
11.1 接收文档更新通知 23
11.2 社区资源 23
11.3 商标 23
11.4 静电放电警告 23
11.5 Glossary 23
12 机械、封装和可订购信息 23

ADVANCE INFORMATION


4 修订历史记录

日期	修订版本	说明
2017 年 8 月	*	Initial release.

Copyright © 2017, Texas Instruments Incorporated

5 引脚配置和功能

DCN 和 DGK 封装
8 引脚 SOT-23 和 VSSOP 表面贴装
俯视图



Not to scale

引脚功能

引脚			I/O(1)	说明
名称	SOT-23-8	VSSOP-8		
OUT1	1	1	O	放大器 1 的输出
IN1-	2	2	I	放大器 1 的反相输入
IN1+	3	3	I	放大器 1 的同相输入
VS-	4	4	P	负电源
IN2+	5	5	I	放大器 2 的同相输入
IN2-	6	6	I	放大器 2 的反相输入
OUT2	7	7	O	放大器 2 的输出
VS+	8	8	P	正电源

(1) I = 输入，O = 输出，而 P = 电源。

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

6 规格

6.1 绝对最大额定值

在自然通风温度范围内测得（除非另有说明）(1)

	最小值	最大值	单位
电源电压（双极电源）		±14	V
内部功率耗散	请参阅 *热性能信息*		
差分输入电压	V_{S-}	V_{S+}	V
输入电压	V_{S-}	V_{S+}	V
结温，T_J		150	°C
贮存温度，T_{stg}	–65	125	°C

(1) 应力超出*绝对最大额定值*下所列的值可能会对器件造成永久损坏。这些仅为在极端额定值下的工作情况，这不表示在这些条件下以及其它在超出*推荐的操作条件*下的任何其它操作时，器件能够功能性操作. 长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 额定值

		值	单位
$V_{(ESD)}$ 静电放电	人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001(1)	±2000	V
	组件充电模式 (CDM)，符合 JEDEC 规范 JESD22-C101(2)	±500	

(1) JEDEC 文档 JEP155 规定：500V HBM 能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 规定：250V CDM 能够在标准 ESD 控制流程下安全生产。

6.3 建议的工作条件

在自然通风温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V_S	总电源电压	4.75		27	V
T_A	环境温度	–40	25	125	°C

6.4 热性能信息

热指标(1)		OPA2810		单位
		DCN (SOT-23)	DGK (VSSOP)	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	123.3	171	°C/W
$R_{\theta JC(top)}$	结至外壳（顶部）热阻	81.3	58.5	°C/W
$R_{\theta JB}$	结至电路板热阻	40.6	92.6	°C/W
ψ_{JT}	结至顶部的特征参数	25.1	7.4	°C/W
ψ_{JB}	结至电路板的特征参数	40.7	91.1	°C/W
$R_{\theta JC(bot)}$	结至外壳（底部）热阻	—	—	°C/W

(1) 有关传统和新型热指标的更多信息，请参阅*半导体和 IC 封装热指标*应用报告。

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

6.5 电气特性：±5V

T_A = 25°C，V_{S+} = 5V，$V_{S–}$ = –5V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
交流性能							
SSBW	小信号带宽	G = 1，V_O = 200mV_{PP}		90		MHz	C
		G = 1，V_O = 200mV_{PP}，C_L = 35pF		120			C
		G = –1，V_O = 200mV_{PP}		50			C
		G = 2，V_O = 200mV_{PP}		50			C
		G = 5，V_O = 200mV_{PP}		14			C
		G = 10，V_O = 200mV_{PP}		7			C
		G = 100，V_O = 200mV_{PP}		0.7			C
LSBW	大信号带宽	G = 2，V_O = 2V_{PP}		30		MHz	C
		G = 2，V_O = 4V_{PP}		20			C
GBWP	增益带宽积			70		MHz	C
	0.1dB 平坦度带宽	G = 1		12		MHz	C
SR	压摆率 (10%-90%)	G = 2，V_O = 5V 阶跃		180		V/µs	C
		G = –1，V_O = 5V 阶跃		180			C
		G = 1，V_O = -4V 至 +1V		150			C
	上升时间	V_O = 1V 阶跃		8		ns	C
	下降时间	V_O = 1V 阶跃		8		ns	C
	精度达 0.1% 的建立时间	G = 1，2V 阶跃		40		ns	C
		G = 1，V_O = –4V 至 1V		70			C
	精度达 0.001% 的建立时间	G = 2，5V 阶跃		200		ns	C
		G = 1，V_O = –4V 至 1V		300			C
	过冲，下冲	G = 1，V_O = –4V 至 1V		3%			C
		G = –1，5V 阶跃		3%			C
	输入过驱恢复	G = 1，($V_{S–}$ – 1V) 至 (V_{S+} + 1V) 输入		200		ns	C
	输出过驱恢复	G = 2，($V_{S–}$ – 1V) / 2 至 (V_{S+} + 1V) / 2 输入		100		ns	C
HD2	二阶谐波失真	f = 1MHz，R_L = 1kΩ，V_O = 2V_{PP}		–92		dBc	C
		f = 1MHz，R_L = 500Ω，V_O = 2V_{PP}		–92			C
		f = 1MHz，R_L = 1kΩ，V_O = 8V_{PP}		–75			C
		f = 1MHz，R_L = 500Ω，V_O = 8V_{PP}		–75			C
		f = 5MHz，R_L = 1kΩ，V_O = 2V_{PP}		–67			C
		f = 5MHz，R_L = 500Ω，V_O = 2V_{PP}		–67			C
		f = 5MHz，R_L = 1kΩ，V_O = 8V_{PP}		–42			C
		f = 5MHz，R_L = 500Ω，V_O = 8V_{PP}		–42			C
		f = 100kHz，R_L = 1kΩ，V_O = 2V_{PP}		–105			C
		f = 100kHz，R_L = 500Ω，V_O = 2V_{PP}		–105			C
		f = 100kHz，R_L = 1kΩ，V_O = 8V_{PP}		–92			C
		f = 100kHz，R_L = 500Ω，V_O = 8V_{PP}		–92			C

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：±5V (continued)

T_A = 25°C，V_{S+} = 5V，$V_{S–}$ = –5V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
HD3	三阶谐波失真	f = 1MHz，R_L = 1kΩ，V_O = $2V_{PP}$		–92		dBc	C
		f = 1MHz，R_L = 500Ω，V_O = $2V_{PP}$		–90			C
		f = 1MHz，R_L = 1kΩ，V_O = $8V_{PP}$		–90			C
		f = 1MHz，R_L = 500Ω，V_O = $8V_{PP}$		–85			C
		f = 5MHz，R_L = 1kΩ，V_O = $2V_{PP}$		–60			C
		f = 5MHz，R_L = 500Ω，V_O = $2V_{PP}$		–59			C
		f = 5MHz，R_L = 1kΩ，V_O = $8V_{PP}$		–35			C
		f = 5MHz，R_L = 500Ω，V_O = $8V_{PP}$		–35			C
		f = 100kHz，R_L = 1kΩ，V_O = $2V_{PP}$		–115			C
		f = 100kHz，R_L = 500Ω，V_O = $2V_{PP}$		–115			C
		f = 100kHz，R_L = 1kΩ，V_O = $8V_{PP}$		–100			C
		f = 100kHz，R_L = 500Ω，V_O = $8V_{PP}$		–100			C
e_n	输入参考电压噪声	f = 100kHz		5.7		nV/√Hz	C
		f = 0.1Hz 至 10Hz 集成电压噪声，rms		待定		μV_{rms}	C
		f = 0.1Hz 至 10Hz 集成电压噪声，峰峰值		待定		μV_{PP}	C
i_n	输入参考电流噪声	f = 100kHz		0.7		fA/√Hz	C
z_O	闭环输出阻抗	f = 100kHz		0.1		Ω	C
直流性能							
A_{OL}	开环电压增益	f = 直流，V_O = ±2.5V	100	110		dB	A
	输入失调电压	T_A = 25°C，V_{CM} = 中间电源，适用于 OPA810/2810		0.1	0.5	mV	A
		T_A = 25°C，V_{CM} = 中间电源，适用于 OPA811		0.05	0.1		A
		T_{MIN} – 125°C，适用于 OPA810/2810			2		B
		T_{MIN} – 125°C，适用于 OPA811			0.5		B
	输入失调电压温漂	适用于 OPA810/2810		2	15	μV/°C	B
		适用于 OPA811		0.3	2		B
	输入偏置电流	T_A = 25°C		2	20	pA	A
		T_{MIN} – 85°C		120			B
		T_{MIN} – 125°C		2		nA	B
	输入失调电流	T_A = 25°C		1		pA	A
		T_{MIN} – 85°C		60			B
		T_{MIN} – 125°C		1		nA	B
CMRR	共模抑制比	f = 直流，T_A = 25°C，V_{CM} = –3V 至 1V	90	100		dBc	A
输入							
	共模输入阻抗			1000 || 2.5		GΩ || pF	C
	差分输入阻抗			1000 || 0.5		GΩ || pF	C
	最正输入电压			(V_{S+}) + 0.3		V	A
	最负输入电压			($V_{S–}$) – 0.3		V	A
	最正 JFET 输入电压		(V_{S+}) – 3	(V_{S+}) – 2.5		V	A
输出							

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：±5V (continued)

T_A = 25°C，V_{S+} = 5V，$V_{S–}$ = –5V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
V_{OCRH}	输出电压范围上限	T_A = 25°C	(V_{S+}) – 0.2	(V_{S+}) – 0.1		V	A
		T_A = –40°C 至 +125°C	(V_{S+}) – 0.5				C
V_{OCRL}	输出电压范围下限	T_A = 25°C	($V_{S–}$) + 0.2	($V_{S–}$) + 0.1		V	A
		T_A = –40°C 至 +125°C	($V_{S–}$) + 0.5				C
I_{O_max}	线性输出驱动	V_{CM} = 中间电源，将电流拉至 V_{OS} = 20mV（待定）	40	50		mA	A
		T_A = –40°C 至 +125°C	30				B
I_{SC}	输出短路电流		80	100		mA	A
C_{LOAD}	容性负载驱动	G = 1，30% 过冲		50		pF	C
电源							
V_S	工作电压	T_A = 25°C	4.75		27	V	A
I_Q	每通道静态电流	T_A = 25°C		3.5		mA	A
		T_A = –40°C 至 +125°C	3.2		3.8		B
PSRR		V_S = ±2V，V_{CM} = –1V	85	100		dB	A
热特性							
	额定工作温度范围		-40		125	°C	C
通道匹配（仅限双通道 OPA2810）							
	通道至通道串扰	f = 10kHz		–120		dBc	C
		f = 1MHz		–90			C
	输入失调电压匹配	T_A = 25°C		0.2	1	mV	A

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

6.6 电气特性：±12V

T_A = 25°C，V_{S+} = 12V，$V_{S–}$ = –12V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值 典型值 最大值	单位	测试等级
交流性能					
SSBW	小信号带宽	G = 1，V_O = 200mV$_{PP}$	90	MHz	C
		G = 1，V_O = 200mV$_{PP}$，C_L = 待定	120		C
		G = –1，V_O = 200mV$_{PP}$	50		C
		G = 2，V_O = 200mV$_{PP}$	50		C
		G = 5，V_O = 200mV$_{PP}$	14		C
		G = 10，V_O = 200mV$_{PP}$	7		C
		G = 100，V_O = 200mV$_{PP}$	0.7		C
LSBW	大信号带宽	G = 2，V_O = 2V$_{PP}$	30	MHz	C
		G = 2，V_O = 10V$_{PP}$	20		C
GBWP	增益带宽积		70	MHz	C
	0.1dB 平坦度带宽	G = 1	12	MHz	C
SR	压摆率 (10%-90%)	G = 2，V_O = 10V 阶跃	170	V/µs	C
		G = –1，V_O = 10V 阶跃	170		C
		G = 1，V_O = 10V 阶跃	170		C
	上升时间	V_O = 1V 阶跃	8	ns	C
	下降时间	V_O = 1V 阶跃	8	ns	C
	精度达 0.1% 的建立时间	G = 1，2V 阶跃	40	ns	C
		G = 1，10V 阶跃	70		C
	精度达 0.001% 的建立时间	G = 2，10V 阶跃	200	ns	C
		G = 1，10V 阶跃	300		C
	过冲，下冲	G = 1，10V 阶跃	3%		C
		G = –1，10V 阶跃	3%		C
	输入过驱恢复	G = 1，($V_{S–}$ – 1V) 至 (V_{S+} + 1V) 输入	200	ns	C
	输出过驱恢复	G = 2，($V_{S–}$ – 1V) / 2 至 (V_{S+} + 1V) / 2 输入	100	ns	C
HD2	二阶谐波失真	f = 1MHz，R_L = 1kΩ，V_O = 2V$_{PP}$	–95	dBc	C
		f = 1MHz，R_L = 500Ω，V_O = 2V$_{PP}$	–95	dBc	C
		f = 1MHz，R_L = 1kΩ，V_O = 10V$_{PP}$	–80	dBc	C
		f = 1MHz，R_L = 500Ω，V_O = 10V$_{PP}$	–80	dBc	C
		f = 5MHz，R_L = 1kΩ，V_O = 2V$_{PP}$	–74	dBc	C
		f = 5MHz，R_L = 500Ω，V_O = 2V$_{PP}$	–71	dBc	C
		f = 5MHz，R_L = 1kΩ，V_O = 10V$_{PP}$	–53	dBc	C
		f = 5MHz，R_L = 500Ω，V_o = 10V$_{PP}$	–53	dBc	C
		f = 100kHz，R_L = 1kΩ，V_O = 2V$_{PP}$	–115	dBc	C
		f = 100kHz，R_L = 500Ω，V_O = 2V$_{PP}$	–115	dBc	C
		f = 100kHz，R_L = 1kΩ，V_O = 10V$_{PP}$	–97	dBc	C
		f = 100kHz，R_L = 500Ω，V_O = 10V$_{PP}$	–97	dBc	C

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：±12V (continued)

T_A = 25°C，V_{S+} = 12V，$V_{S–}$ = –12V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
HD3	三阶谐波失真	f = 1MHz，R_L = 1kΩ，V_O = $2V_{PP}$		–95		dBc	C
		f = 1MHz，R_L = 500Ω，V_O = $2V_{PP}$		–92		dBc	C
		f = 1MHz，R_L = 1kΩ，V_O = $10V_{PP}$		–90		dBc	C
		f = 1MHz，R_L = 500Ω，V_O = $10V_{PP}$		–85		dBc	C
		f = 5MHz，R_L = 1kΩ，V_O = $2V_{PP}$		–60		dBc	C
		f = 5MHz，R_L = 500Ω，V_O = $2V_{PP}$		–59		dBc	C
		f = 5MHz，R_L = 1kΩ，V_O = $10V_{PP}$		–35		dBc	C
		f = 5MHz，R_L = 500Ω，V_O = $10V_{PP}$		–35		dBc	C
		f = 100kHz，R_L = 1kΩ，V_O = $2V_{PP}$		–115		dBc	C
		f = 100kHz，R_L = 500Ω，V_O = $2V_{PP}$		–115		dBc	C
		f = 100kHz，R_L = 1kΩ，V_O = $10V_{PP}$		–100		dBc	C
		f = 100kHz，R_L = 500Ω，V_O = $10V_{PP}$		–100		dBc	C
e_n	输入参考电压噪声	f = 100kHz		5.7		nV/√Hz	C
		f = 0.1Hz 至 10Hz 集成电压噪声，rms		待定		μV_{rms}	C
		f = 0.1Hz 至 10Hz 集成电压噪声，峰峰值		待定		μV_{PP}	C
i_n	输入参考电流噪声	f = 100kHz		0.7		fA/√Hz	C
z_O	闭环输出阻抗	f = 100kHz		0.1		Ω	C
直流性能							
A_{OL}	开环电压增益	f = 直流，V_O = ±8V	100	110		dB	A
	输入失调电压	T_A = 25°C，V_{CM} = 中间电源，适用于 OPA810/2810		0.1	0.5	mV	A
		T_A = 25°C，V_{CM} = 中间电源，适用于 OPA811		0.05	0.1		A
		T_{MIN} – 125°C，适用于 OPA810/2810			2		B
		T_{MIN} – 125°C，适用于 OPA811			0.5		B
	输入失调电压温漂	适用于 OPA810/2810		2	15	μV/°C	B
		适用于 OPA811		0.3	2		B
	输入偏置电流	T_A = 25°C		2	20	pA	A
		T_{MIN} – 85°C		120			B
		T_{MIN} – 125°C		2		nA	B
	输入失调电流	T_A = 25°C		1		pA	A
		T_{MIN} – 85°C		60			B
		T_{MIN} – 125°C		1		nA	B
CMRR	共模抑制比	f = 直流，T_A = 25°C，V_{CM} = ±5V	90	100		dBc	A
输入							
	共模输入阻抗			1000 || 2.5		GΩ || pF	C
	差分输入阻抗			1000 || 0.5		GΩ || pF	C
	最正输入电压			(V_{S+}) + 0.3		V	A
	最负输入电压			($V_{S–}$) – 0.3		V	A
	最正 JFET 输入电压		(V_{S+}) – 3	(V_{S+}) – 2.5		V	A
输出							

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：±12V (continued)

T_A = 25°C，V_{S+} = 12V，$V_{S–}$ = –12V，G = 2，V_{CM} = 0V，R_F = 1kΩ，R_L = 1kΩ，且 C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
V_{OCRH}	输出电压范围上限	T_A = 25°C	(V_{S+}) – 0.2	(V_{S+}) – 0.1		V	A
		T_A = –40°C 至 +125°C	(V_{S+}) – 0.5				C
V_{OCRL}	输出电压范围下限	T_A = 25°C	($V_{S–}$) + 0.2	($V_{S–}$) + 0.1		V	A
		T_A = –40°C 至 +125°C	($V_{S–}$) + 0.5				C
I_{O_max}	线性输出驱动	V_{CM} = 中间电源，将电流拉至 V_{OS} = 20mV（待定）	40	50		mA	A
		T_A = –40°C 至 +125°C	30				A
I_{SC}	输出短路电流		80	100		mA	A
C_{LOAD}	容性负载驱动	G = 1，30% 过冲		50		pF	C
电源							
V_S	工作电压	T_A = 25°C	4.75		27	V	A
I_Q	每通道静态电流	T_A = 25°C		3.5		mA	A
		T_A = –40°C 至 +125°C	3.2		3.8		B
PSRR		V_S = ±2V	85	100		dB	A
热特性							
	额定工作温度范围		-40		125	°C	C
通道匹配（仅限双通道 OPA2810）							
	通道至通道串扰	f = 10kHz		–120		dBc	C
		f = 1MHz		–90			C
	输入失调电压匹配	T_A = 25°C		0.5	1.5	mV	A

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

6.7 电气特性：5V

T_A = 25°C，V_{S+} = 5V，$V_{S–}$ = 0V，G = 2，V_{CM} = 1V，R_F = 1kΩ，R_L = 1kΩ，C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
交流性能							
SSBW	小信号带宽	G = 1，V_O = 200mV$_{PP}$		90		MHz	C
		G = 1，V_O = 200mV$_{PP}$，C_L = 待定		110			C
		G = –1，V_O = 200mV$_{PP}$，C_L = 待定		50			C
		G = 2，V_O = 200mV$_{PP}$，C_L = 待定		50			C
		G = 5，V_O = 200mV$_{PP}$		14			C
		G = 10，V_O = 200mV$_{PP}$		7			C
		G = 100，V_O = 200mV$_{PP}$		0.7			C
LSBW	大信号带宽	G = 2，V_O = 2V$_{PP}$		30		MHz	C
		G = 2，V_O = 2V$_{PP}$		25			C
GBWP	增益带宽积			70		MHz	C
	0.1dB 平坦带宽	G = 1		20		MHz	C
SR	压摆率 (10%-90%)	G = 2，V_O = 1V 至 3V，V_{IN} = 0.5V 至 1.5V		120		V/µs	C
		G = –1，V_O = 4V 阶跃		170			C
		G = 1，V_O = 1V 至 2V		90			C
	上升时间	V_O = 1V 阶跃		8		ns	C
	下降时间	V_O = 1V 阶跃		8		ns	C
	精度达 0.1% 的建立时间	G = 1，V_O = 1V 至 2V		40		ns	C
		G = 1，V_O = 1V 至 2V		40			C
	精度达 0.001% 的建立时间	G = 2，V_O = 1V 至 3V，V_{IN} = 0.5V 至 1.5V		200		ns	C
		G = 1，V_O = 1V 至 2V		300			C
	过冲/下冲	G = 1，V_O = 1V 至 2V		6%			C
		G = –1，V_O = 5V 阶跃		6%			C
	输入过驱恢复	G = 1，($V_{S–}$ – 1V) 至 (V_{S+} + 1V) 输入		200		ns	C
	输出过驱恢复	G = 2，($V_{S–}$ – 1V) / 2 至 (V_{S+} + 1V) / 2 输入		100		ns	C
HD2	二阶谐波失真 (V_{CM}=1.25V)	f = 1MHz，R_L = 1kΩ，V_{CM} = 待定，V_O = 2V$_{PP}$		–72		dBc	C
		f = 1MHz，R_L = 500Ω，V_{CM} = 待定，V_O = 2V$_{PP}$		–72			C
		f = 5MHz，R_L = 1kΩ，V_{CM} = 待定，V_O = 2V$_{PP}$		–57			C
		f = 5MHz，R_L = 500Ω，V_{CM} = 待定，V_O = 2V$_{PP}$		–57			C
		f = 100kHz，R_L = 1kΩ，V_{CM} = 待定，V_O = 2V$_{PP}$		–92			C
		f = 100kHz，R_L = 500Ω，V_{CM} = 待定，V_O = 2V$_{PP}$		–92			C

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：5V (continued)

T_A = 25°C，V_{S+} = 5V，V_{S-} = 0V，G = 2，V_{CM} = 1V，R_F = 1kΩ，R_L = 1kΩ，C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
HD3	三阶谐波失真 (V_{CM}=1.25V)	f = 1MHz，R_L = 1kΩ，V_{CM} = 待定，V_O = $2V_{PP}$		–92		dBc	C
		f = 1MHz，R_L = 500Ω，V_{CM} = 待定，V_O = $2V_{PP}$		–92			C
		f = 5MHz，R_L = 1kΩ，V_{CM} = 待定，V_O = $2V_{PP}$		–65			C
		f = 5MHz，R_L = 500Ω，V_{CM} = 待定，V_O = $2V_{PP}$		–65			C
		f = 100kHz，R_L = 1kΩ，V_{CM} = 待定，V_O = $2V_{PP}$		–110			C
		f = 100kHz，R_L = 500Ω，V_{CM} = 待定，V_O = $2V_{PP}$		–110			C
e_n	输入参考电压噪声	f = 100kHz		5.7		nV/√Hz	C
		f = 0.1Hz 至 10Hz 集成电压噪声，rms		0.45		μV_{rms}	C
		f = 0.1Hz 至 10Hz 集成电压噪声，峰峰值		3		μV_{PP}	C
i_n	输入参考电流噪声	f = 100kHz		0.7		fA/√Hz	C
z_O	闭环输出阻抗	f = 100kHz		0.1		Ω	C
直流性能							
A_{OL}	开环电压增益	f = 直流，V_O = 1V 至 3V	100	110		dB	A
	输入失调电压	T_A = 25°C，V_{CM} = 中间电源，适用于 OPA810/2810		0.1	0.5	mV	A
		T_A = 25°C，V_{CM} = 中间电源，适用于 OPA811		0.05	0.1		A
		T_{MIN} – 125°C，适用于 OPA810/2810			2		B
		T_{MIN} – 125°C，适用于 OPA811			0.5		B
	输入失调电压温漂	适用于 OPA810/2810		2	15	µV/°C	B
		适用于 OPA811		0.3	2		B
	输入偏置电流	T_A = 25°C		2	20	pA	A
		T_{MIN} – 85°C		120			B
		T_{MIN} – 125°C		2		nA	B
	输入失调电流	T_A = 25°C		1		pA	A
		T_{MIN} – 85°C		60			B
		T_{MIN} – 125°C		1		nA	B
CMRR	共模抑制比	f = 直流，T_A = 25°C，V_{CM} = 0.5V 至 1.5V	90	100		dBc	A
输入							
	共模输入阻抗			1000 || 2.5		GΩ || pF	C
	差分输入阻抗			1000 || 0.5		GΩ || pF	C
	最正输入电压			(V_{S+}) + 0.3		V	A
	最负输入电压			(V_{S-}) – 0.3		V	A
	最正 JFET 输入电压		(V_{S+}) – 3	(V_{S+}) – 2.5		V	A
输出							

ADVANCE INFORMATION

Copyright © 2017, Texas Instruments Incorporated

电气特性：5V (continued)

T_A = 25°C，V_{S+} = 5V，$V_{S–}$ = 0V，G = 2，V_{CM} = 1V，R_F = 1kΩ，R_L = 1kΩ，C_L = 5pF（除非另有说明）

参数		测试条件	最小值	典型值	最大值	单位	测试等级
V_{OCRH}	输出电压范围上限	T_A = 25°C	(V_{S+}) – 0.2	(V_{S+}) – 0.1		V	A
		T_A = –40°C 至 +125°C	(V_{S+}) – 0.5				C
V_{OCRL}	输出电压范围下限	T_A = 25°C	($V_{S–}$) + 0.2	($V_{S–}$) + 0.1		V	A
		T_A = –40°C 至 +125°C	($V_{S–}$) + 0.5				C
I_{O_max}	线性输出驱动	V_{CM} = 1V，将电流拉至 V_{OS} = 20mV（待定）	40	50		mA	A
		T_A = –40°C 至 +125°C	30				A
I_{SC}	输出短路电流		80	100		mA	A
C_{LOAD}	容性负载驱动	G = 1，30% 过冲		50		pF	C
电源							
V_S	工作电压	T_A = 25°C	4.75		27	V	A
I_Q	每通道静态电流	T_A = 25°C		3.5		mA	A
		T_A = –40°C 至 +125°C	3.2		3.8		B
PSRR		V_S = ±0.5V，V_{CM} = 1V	85	100		dB	A
热特性							
	额定工作温度范围		-40		125	°C	C
通道匹配（仅限双通道 OPA2810）							
	通道至通道串扰	f = 10kHz		–120		dBc	C
		f = 1MHz		–90			C
	输入失调电压匹配	T_A = 25°C		0.5	1.5	mV	A

ADVANCE INFORMATION

7 详细 说明

7.1 概述

OPA2810 是一个双通道、FET 输入、电压反馈运算放大器，具有极低的输入偏置电流。OPA2810 具有单位增益稳定性和 120MHz 的小信号单位增益带宽，并以非常低的静态功耗提供出色的直流精度和动态交流性能。OPA2810 采用德州仪器 (TI) 专有的高速 SiGe BiCMOS 工艺制造，在类似的静态功耗级别下与同等的 FET 输入放大器相比，性能得到显著提高。OPA2810 具有 70MHz 的增益带宽积 (GBWP)、极高的压摆率 (240V/μs) 和极低的噪声 (5.7nV/√Hz)，非常适合广泛的数据采集和信号处理 应用。在达到这些基准性能水平的同时，消耗的典型静态电流 (I_Q) 为 3.6mA/通道。

OPA2810 可以在不降低其线性性能的情况下提供和吸收大量电流。OPA2810 的宽带宽意味着它在较宽的频率范围内具有非常低的输出阻抗，从而使放大器能够驱动高达 35pF 的容性负载，而无需任何输出隔离。

7.2 功能框图

OPA2810 是一款经典的电压反馈运算放大器，每个通道都有两个高阻抗输入和一个低阻抗输出。该器件支持标准应用电路，例如图 1 和图 1 中所示的两个基本选项。每个配置的直流运行点由基准电压 V_{REF}（这在单电源供电时通常设置为中间电源）进行电平位移。V_{REF} 在双电源 应用中通常接地。




图 1. 同相放大器




图 2. 反相放大器

ADVANCE INFORMATION

版权 © 2017, Texas Instruments Incorporated

7.3 特性 说明

7.3.1 OPA2810 比较

表 1 列出了该器件系列的多个成员，其中包括 OPA2810。

表 1. 相关的运算放大器产品

器件	$V_{S\pm}$ (V)	I_Q/通道 (mA)	GBWP (MHz)	压摆率 (V/µs)	电压噪声 (nV/√Hz)	放大器 说明
OPA2810	±12	3.5	70	240	5.7	单位增益稳定的 FET 输入（双通道）
OPA810	±12	3.5	70	240	5.7	单位增益稳定的 FET 输入（单通道）
THS4631	±15	13	210	900	7	单位增益稳定的 FET 输入
OPA656	±6	14	230	290	7	单位增益稳定的 FET 输入
OPA657	±6	14	1600	700	4.8	增益 7 稳定的 FET 输入
OPA659	±6	32	350	2550	8.9	单位增益稳定的 FET 输入

7.3.2 输入和 ESD 保护

OPA2810 采用非常高速的互补双极性工艺制造而成。这些非常小的几何器件的内部结击穿电压相对较低。这些击穿电压如*绝对最大额定值* 表所示。如图 3 所示，所有器件引脚都由连接到电源的内部 ESD 保护二极管进行保护。

这些二极管还针对高于电源的输入过驱电压提供温和保护。这些保护二极管通常可支持 30mA 的连续电流。在可能有较高电流的情况下（例如，在将 ±12V 电源部件驱动到 OPA2810 中的系统中），应在两个输入端添加限流串联电阻器。应尽可能降低这些电阻器的电阻值，因为高电阻值会降低噪声性能和频率响应。




图 3. 内部 ESD 保护

7.4 器件功能模式

7.4.1 双电源供电（±2.375V 至 ±13.5V）

为了方便使用普通实验室设备进行测试，OPA2810 可通过配置来支持采用双电源进行供电。这种配置简化了实验室测试，因为电源轨之间的中点是大地，且大多数信号发生器、网络分析器、示波器、频谱分析仪和其他实验室设备都具有以地为基准的输入和输出。图 1 显示 OPA2810 配置为同相放大器，而图 1 显示 OPA2810 配置为反相放大器。对于以地为基准的双电源供电情况，电源 V_{S+} 和 V_{S-} 绕地对称且 V_{REF} = GND。在信号绕地摆动的系统中，首选双电源供电，因为这种电源易于使用；但是，需要使用两个电源轨。

ADVANCE INFORMATION

器件功能模式 (接下页)

7.4.2 单电源供电（4.75V 至 27V）

许多较新的系统使用单个电源来提高效率和降低额外电源的成本。OPA2810 可采用单电源供电（负电源设置为接地），而且只要输入和输出的偏置在器件的线性运行范围内，性能就没有差别。要将电路从双电源更改为平衡的单电源配置，请对所有电压进行电平位移，位移值等于电源轨之间的差值的一半。将放大器配置为采用单电源供电的另一个优点是，由于低电源电压轨已接地，因此 PSRR 的影响将最小化。

ADVANCE INFORMATION

版权 © 2017, Texas Instruments Incorporated

8 应用和实现

注

以下 应用 部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

8.1.1 噪声分析以及电阻器元件对总噪声的影响

OPA2810 提供 5.7nV/√Hz 的极低输入参考宽带噪声电压密度，同时需要较低的 7.2mA 静态电源电流。为了充分利用这种低输入噪音，需要特别注意其他潜在的噪声影响因素。图 4 显示了包含所有噪声项的运算放大器噪声分析模型。在此模型中，所有的噪声项均视为噪声电压或电流密度项（以 nV/√Hz 或 pA/√Hz 为单位）。




图 4. 运算放大器噪声分析模型

总输出点噪声电压可以计算为输出噪声电压的平方根。该计算通过叠加方法在输出端累加所有贡献噪声功率，然后计算平方根以获得点噪声电压。图 4 使用公式 1 所示的噪声项显示了该输出噪声电压的一般形式。

$$E_O = \sqrt{\left(E_{NI}^2 + \left(I_{BN}R_S\right)^2 + 4kTR_S\right)NG^2 + \left(I_{BI}R_F\right)^2 + 4kTR_FNG} \quad (1)$$

将该表达式除以噪声增益 (NG = 1+R_F/R_G) 可得出同相输入端的等效输入参考点噪声电压，请参阅公式 2。

$$E_N = \sqrt{E_{NI}^2 + \left(I_{BN}R_S\right)^2 + 4kTR_S + \left(\frac{I_{BI}R_F}{NG}\right)^2 + \frac{4kTR_F}{NG}} \quad (2)$$

将大电阻值代入 公式 2 可快速控制总等效输入参考噪声。同相输入端 2kΩ 的源阻抗会增加一个约翰逊电压噪声项，该噪声项正好等于放大器本身的电压噪声项 (5.7nV/√Hz)。

表 2OPA2810 配置为 5V/V 同相增益的情况下（如 所示），对各个噪声项的噪声贡献进行了比较图 5。此处考虑了两种情况，第 2 种情况的电阻值是第 1 种情况的电阻值的 10 倍。第 1 种情况的总输出噪声为 31.3nV/√Hz，而第 2 种情况的噪声为 49.7nV/√Hz。第 2 种情况中的高阻值电阻器会减弱选择低噪声放大器（如 OPA2810）的优势。为了使总系统噪声最小化，减小电阻值的大小是有益的，但是这也增加了放大器的输出负载并导致其失真性能降低。增加的负载也增加了放大器的动态功耗。电路设计人员应该做出适当的折衷，使放大器的整体性能最大化，从而满足系统要求。

ADVANCE INFORMATION

应用信息 (接下页)




图 5. 在放大器的同相增益为 5V/V 的两种情况下比较噪声

表 2. 比较图 5 中的电路的噪声贡献

噪声源	输出噪声公式	情况 1				情况 2			
		噪声源值	电压噪声贡献 (nV/√Hz)	噪声功率贡献 (nV^2/Hz)	贡献 (%)	噪声源值	电压噪声贡献 (nV/√Hz)	噪声功率贡献 (nV^2/Hz)	贡献 (%)
源电阻器，R_S	E_{RS} ($1+R_F/R_G$)	1.82nV/√Hz	9.1	82.81	8.47	5.76nV/√Hz	28.8	829.44	33.57
增益电阻器，R_G	E_{RG} (R_F/R_G)	2.04nV/√Hz	8.16	66.59	6.81	6.44nV/√Hz	25.76	663.58	26.86
反馈电阻器，R_F	E_{RF}	4.07nV/√Hz	4.07	16.57	1.69	12.87nV/√Hz	12.87	165.64	6.70
放大器电压噪声，E_{NI}	E_{NI} ($1+R_F/R_G$)	5.7nV/√Hz	28.5	812.25	83.03	5.7nV/√Hz	28.5	812.25	32.87
反相电流噪声，I_{BI}	I_{BI} (R_F||R_G)	0.7fA/√Hz	0.7E-3	-	-	0.7fA/√Hz	7E-3	-	-
同相电流噪声，I_{BN}	$I_{BN}R_S$ ($1+R_F/R_G$)	0.7fA/√Hz	0.14E-3	-	-	0.7fA/√Hz	1.4E-3	-	

ADVANCE INFORMATION

版权 © 2017, Texas Instruments Incorporated

8.2 典型应用

OPA2810 具有高 GBP 以及低输入电压和电流噪声，因此是一款理想的、具有中等到高跨阻增益的宽带跨阻放大器。




图 6. 宽带、高灵敏度、跨阻放大器

8.2.1 设计要求

根据表 3 中所示的设计要求，设计一种高带宽、高增益跨阻放大器。

表 3. 设计要求

目标带宽 (MHz)	跨阻增益 (KΩ)	光电二极管电容 (pF)
> 2	100	20

8.2.2 详细设计流程

需要大面积检测器提供高带宽以及相对较高跨阻增益的设计将受益于 OPA2810 的低输入电压噪声。二极管源极电容使该输入电压噪声在频率范围内达到峰值，这在许多情况下可能成为输入灵敏度的限制因素。这个设计的关键因素包括：施加反向偏置电压 (V_{BIAS}) 时的预期二极管电容 (C_D)、所需的跨阻增益、R_F 以及 OPA2810 的 GBP (70MHz)。图 6 显示了一个具有表 3 所述参数的跨阻电路。在确定好这三个变量后（包括加到 C_D 的 OPA2810 和 PCB 寄生输入电容），可通过设置反馈电容器值 (C_F) 来控制频率响应。为实现尽可能平稳的二阶巴特沃斯型频率响应，请将反馈极点设置为：

$$\frac{1}{2\pi R_F C_F} = \sqrt{\frac{GBP}{4\pi R_F C_D}} \tag{3}$$

放大器的输入电容是其共模与差分电容之和 (2.5+0.5) pF。光电二极管封装和 PCB 的寄生电容约为 0.3pF。因此得到总输入电容为 C_D = 23.3pF。根据公式 3，将反馈极点设置为 1.55MHz。将极点设置为 1.55MHz 需要 1.03pF 的总反馈电容

跨阻抗放大器电路大约 –3dB 的带宽由以下公式算出：

$$f_{-3dB} = \sqrt{GBP / (2\pi R_F C_D)}\ Hz \tag{4}$$

公式 4 算出闭环带宽为 2.19MHz。

如果 TIA 的总输出噪声被带限为一个小于反馈极点频率的频率，则可以推导出等效输出噪声电压的一个非常简单的表达式（如公式 5 所示）。45nV/$\sqrt{Hz}$ 的低频输出噪声主要由 100kΩ 的反馈电阻器决定，并可转换为 0.45pA/$\sqrt{Hz}$ 的输入参考噪声。跨阻增益电阻器是低频时的主要噪声源。JFET 输入放大器的电流噪声可以忽略不计，因此可将其忽略。在中频和高频时，运算放大器的电压噪声将由 R_F 和 C_D 所形成的噪声增益零点提升到峰值。中频和高频的输出噪声贡献由公式 5 中的第四项表示。

$$V_{OUTN} = \sqrt{(I_N R_F)^2 + 4kTR_F + {E_N}^2 + \frac{(E_N 2\pi C_D R_F F)^2}{3}}$$

ADVANCE INFORMATION

其中

- V_{OUTN} = 带限为 F < 1 / (2 ΩRfCf) 时的等效输出噪声
- I_N = 运算放大器反相输入的输入电流噪声
- E_N = 运算放大器的输入电压噪声
- C_D = 二极管电容，其中包括运算放大器和 PCB 寄生电容
- F = 以 Hz 为单位的带限频率（通常是进一步信号处理之前的后置滤波器）
- 4kT = 1.6e – 20J（T = 290°K 时） (5)

9 电源建议

OPA2810 采用 4.75V 至 27V 的电源供电。OPA2810 可采用单侧电源、双电源和平衡双极电源或不平衡双极电源。单电源供电可以有很多优势。在负电源接地的情况下，由 –PSRR 项造成的直流误差可以降到最低。通常情况下，交流性能在 12V 工作电压下略有改善，而供电电流的增加量最少。

ADVANCE INFORMATION

版权 © 2017, Texas Instruments Incorporated

10 布局

10.1 布局指南

为了使用 OPA2810 等高频放大器实现最佳性能，需要特别注意电路板布局寄生效应和外部组件类型。优化性能的建议包括：

1. **最大程度减小所有信号 I/O 引脚的连接到任何交流接地端的寄生电容。**输出引脚和反相输入引脚上的寄生电容可能导致不稳定；在同相输入端，此电容可与源阻抗发生反应，造成意外的频限。为了减少不必要的电容，信号 I/O 引脚周围的窗口应在这些引脚周围的所有接地平面和电源平面中打开。否则，接地平面和电源平面必须在电路板上的其他地方完好无损。
2. **最大限度减小从电源引脚到高频 0.1μF 去耦电容器之间的距离**（小于 0.25 英寸）。在器件引脚上，不要让接地平面和电源平面布局靠近信号 I/O 引脚。避免电源走线和接地走线过于狭窄，以便最大限度减小引脚和去耦电容器之间的电感。电源连接必须始终与这些电容器之间去耦。在电源引脚上也必须使用较大的（2.2μF 至 6.8μF）去耦电容器（在较低频率下有效）。可将这些电容器放得离器件远一些，并可在 PC 板同一区域内的多个器件之间共享这些电容器。
3. **谨慎选择和放置外部组件有助于确保 OPA2810 的高频性能。** 电阻器必须是非常低的电抗类型。表面贴装式电阻器最适合，并可实现更紧密的总体布局。金属膜和碳成分的轴向引线电阻器也可以提供良好的高频性能。同样，尽可能缩短其引线和 PCB 走线。切勿在高频应用中使用绕线式电阻器。由于输出引脚和反相输入引脚对寄生电容最为敏感，因此务必将反馈电阻器和串联输出电阻器（如果有）尽可能靠近输出引脚放置。其他网络组件（例如同相输入终端电阻器）也必须放置在封装附近。即使很小的寄生电容对外部电阻器进行分流，过高的电阻值也会产生明显的时间常数，从而降低性能。良好的轴向金属膜或表面贴装电阻器有大约 0.2pF 的电容与电阻器并联。对于大于 10kΩ 的电阻值，该寄生电容可以增加接近 OPA2810 70MHz GBP 的极点或零点，并随后影响电路运行。根据负载驱动注意事项的要求，尽可能降低电阻值。降低电阻值可使电阻器噪声项保持较低，并能将其寄生电容的影响降至最低，但较低的电阻值会增加动态功耗，因为 R_F 和 R_G 会成为放大器输出负载网络的一部分。跨阻 应用 （请参阅）只要在设置反馈补偿电容器时考虑了反相节点上的所有寄生电容项，就可以使用应用所需的任何反馈电阻器。
4. **与电路板上其他宽带器件的连接**可以使用较短的直接走线或通过板载传输线进行。对于短连接，应考虑将走线和下一个器件的输入视为集总容性负载。必须使用相对较宽的走线（50 密耳至 100 密耳），最好在它们周围打开接地平面和电源平面。估算总容性负载并设置 R_S（根据*建议的 R_S 与容性负载间的关系* 图）。低寄生容性负载（小于 35pF）可能不需要 R_S，因为 OPA2810 会在名义上得到补偿，从而使用 35pF 的寄生负载运行。随着信号增益的增加（空载相位裕度增大），允许使用没有 R_S 的较高寄生容性负载。如果需要很长的走线，并且可以接受双端接传输线固有的 6dB 信号损耗，则可以使用微带或带状线技术来实施匹配阻抗传输线（有关微带和带状线布局技术，请参阅 ECL 设计手册）。电路板上通常不需要 50Ω 阻抗的环境，但较高阻抗的环境可以改善失真， 在电路板上使用连接到 OPA2810 输出端走线的匹配串联电阻器，以及位于目标器件输入端的终端分流电阻器（这些电阻器具有根据电路板材料和走线尺寸定义的特性电路板走线阻抗）。还应注意，端接阻抗是分流电阻和目标器件输入阻抗的并联组合，此总有效阻抗必须设置为与走线阻抗相匹配。如果不能接受双端接传输线的 6dB 衰减，则只能在源端对长走线进行串联短接。在这种情况下，应将走线视为容性负载，并按照*建议的 R_S 与容性负载间的关系* 图所示设置串联电阻值。这种配置不能保持信号完整性以及双短接线路。如果目标器件的输入阻抗较低，则由于连接到端接阻抗的串联输出会形成分压器，因此会出现信号衰减。

ADVANCE INFORMATION

布局指南 (接下页)

5. **建议不要插入 OPA2810 之类的高速部件。** 由插座引起的额外引线长度和引脚间电容可能会造成非常麻烦的寄生网络，因此几乎不可能实现平稳的频率响应。通过将 OPA2810 焊接到电路板上可获得最佳效果。

10.2 布局示例




图 7. 布局建议

10.3 散热注意事项

OPA2810 在大多数 应用中不需要散热或气流。允许的最高结温决定了允许的最大内部功率耗散。不要让最高结温超过 150°C。

工作结温 (T_J) 由 $T_A + P_D \times \theta_{JA}$ 算出。总内部功率耗散 (P_D) 是静态功耗 (P_{DQ}) 和输出级中用于提供负载功率的额外功耗 (P_{DL}) 的总和。静态功耗就是指定的空载电源电流乘以整个器件的总电源电压。P_{DL} 取决于所需的输出信号和负载，但对于接地的阻性负载，当输出固定在等于任一电源电压 1/2（对于平等双极电源）的电压时，将处于最大值。在此条件下，$P_{DL} = V_S{}^2/(4 \times R_L)$，其中的 R_L 包括反馈网络负载。

请注意，这是输出级中的功耗，而不是决定了内部功率耗散的负载中的功耗。

作为最坏情况下的示例，使用配置为单位增益缓冲器的 OPA2810-DGK（VSSOP 封装）、在环境温度为 +25°C 时由 ±12V 电源供电并驱动接地的 200Ω 负载的情况下，计算最大 T_J。

$P_D = 24V \times 7.2mA + 12^2/(4 \times 200\Omega) = 353mW$

最大 $T_J = 25°C + (0.353W \times 171°C/W) = 85.4°C$。

ADVANCE INFORMATION

版权 © 2017, Texas Instruments Incorporated

11 器件和文档支持

11.1 接收文档更新通知

如需接收文档更新通知、请访问 www.ti.com.cn 网站上的器件产品文件夹。要接收文档更新通知，请导航至TI.com 上的器件产品文件夹。单击右上角的通知我进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.2 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 《使用条款》。

TI E2E™ 在线社区 ***TI 的工程师对工程师 (E2E) 社区。*** **此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。**

设计支持 ***TI 参考设计支持*** **可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。**

11.3 商标

E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.

11.4 静电放电警告



ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。 精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

11.5 Glossary

SLYZ022 — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知和修订此文档。如欲获取此数据表的浏览器版本，请参阅左侧的导航。

ADVANCE INFORMATION

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
OPA2810IDCNR	Active	Production	SOT-23 (DCN) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDCNR.B	Active	Production	SOT-23 (DCN) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDCNT	Active	Production	SOT-23 (DCN) | 8	250 | SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDCNT.B	Active	Production	SOT-23 (DCN) | 8	250 | SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDGKR	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDGKR.B	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAUAG	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDGKT	Active	Production	VSSOP (DGK) | 8	250 | SMALL T&R	Yes	NIPDAUAG | SN	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDGKT.B	Active	Production	VSSOP (DGK) | 8	250 | SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	2810
OPA2810IDR	Active	Production	SOIC (D) | 8	2500 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2810
OPA2810IDR.B	Active	Production	SOIC (D) | 8	2500 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2810
OPA2810IDT	Active	Production	SOIC (D) | 8	250 | SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2810
OPA2810IDT.B	Active	Production	SOIC (D) | 8	250 | SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	O2810

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
OPA2810IDCNR	SOT-23	DCN	8	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
OPA2810IDCNT	SOT-23	DCN	8	250	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
OPA2810IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2810IDGKT	VSSOP	DGK	8	250	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
OPA2810IDGKT	VSSOP	DGK	8	250	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
OPA2810IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
OPA2810IDT	SOIC	D	8	250	180.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
OPA2810IDCNR	SOT-23	DCN	8	3000	213.0	191.0	35.0
OPA2810IDCNT	SOT-23	DCN	8	250	213.0	191.0	35.0
OPA2810IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
OPA2810IDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA2810IDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
OPA2810IDR	SOIC	D	8	2500	353.0	353.0	32.0
OPA2810IDT	SOIC	D	8	250	213.0	191.0	35.0

PACKAGE OUTLINE

DGK0008A

VSSOP - 1.1 mm max height


SMALL OUTLINE PACKAGE




PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X




SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.




SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DCN (R–PDSO–G8) PLASTIC SMALL–OUTLINE PACKAGE (DIE DOWN)




NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Package outline exclusive of metal burr & dambar protrusion/intrusion.
D. Package outline inclusive of solder plating.
E. A visual index feature must be located within the Pin 1 index area.
F. Falls within JEDEC MO–178 Variation BA.
G. Body dimensions do not include flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.

DCN (R–PDSO–G8) PLASTIC SMALL–OUTLINE PACKAGE (DIE DOWN)



NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Publication IPC–7351 is recommended for alternate designs.
D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC–7525.
E. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.




PACKAGE OUTLINE

D0008A


SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 TI 销售条款)、TI 通用质量指南 或 ti.com 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。 除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2025，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月